Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Inovasi Micron dalam Menghadapi Batas Miniaturisasi Chip DRAM
Perusahaan pengembang DRAM dan NAND memperkenalkan rencana teknologi memori generasi berikutnya melalui presentasi teknologi perusahaan yang berlangsung pada 21 Oktober 2026. Dalam kegiatan tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron memaparkan pendekatan perusahaan dalam memperbesar kapasitas penyimpanan memori. Salah satu keputusan penting adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Sebagai gantinya, Micron berencana melanjutkan arsitektur 6F² dengan pemanfaatan metode penggabungan wafer dan penelitian DRAM bertumpuk. Arah pengembangan baru tersebut memperlihatkan pentingnya keseimbangan antara biaya manufaktur, kompleksitas produksi, dan efisiensi kepadatan chip.
Langkah inovasi Micron muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Pada perangkat komputasi generasi terbaru, DRAM memegang peranan penting dalam memfasilitasi pertukaran data antara prosesor dan memori. Ketika aplikasi semakin kompleks, produsen semikonduktor perlu mengembangkan chip yang memiliki kepadatan penyimpanan lebih tinggi tanpa mengorbankan efisiensi daya. Walaupun permintaan semakin besar, mengurangi dimensi komponen penyusun sel memori memerlukan metode manufaktur yang semakin rumit. Sebagai jawaban terhadap tantangan tersebut, Micron mengembangkan strategi manufaktur bertahap agar kemampuan DRAM terus berkembang.
Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor
Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu teknik penyambungan dua wafer semikonduktor atau lebih untuk membentuk struktur chip terintegrasi. Dalam pengembangan memori, pendekatan ini berpotensi mendukung pemisahan beberapa fungsi rangkaian sebelum struktur semikonduktor digabungkan. Teknik integrasi wafer memungkinkan terciptanya fleksibilitas desain yang lebih besar dibandingkan dengan rancangan chip yang sepenuhnya dibuat dalam satu bidang. Namun perlu dipahami, Micron masih belum memaparkan secara lengkap bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Oleh sebab itu, keuntungan kuantitatif teknologi tersebut masih memerlukan pengujian.
Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang direncanakan menyusul node 1-delta. Node manufaktur tersebut merupakan bagian dari peta jalan pengembangan memori planar Micron. Dari sudut pandang teknologi, wafer bonding dapat membantu mengoptimalkan penggunaan area chip melalui penggabungan struktur dengan metode berbeda. Namun penerapannya harus memperhatikan ketepatan penyelarasan wafer, keandalan permukaan penggabungan, dan hasil chip yang memenuhi standar. Ketidaksempurnaan pada permukaan wafer dapat memengaruhi fungsi sirkuit maupun kualitas hasil produksi. Dengan mempertimbangkan tantangan tersebut, pengembangan wafer bonding bergantung pada pengendalian proses yang ketat, tetapi juga pengujian reliabilitas berkelanjutan.
Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil
Di samping mempersiapkan teknologi penyambungan wafer, Micron juga meneliti penerapan High NA EUV untuk generasi proses DRAM berikutnya. High NA EUV merupakan pendekatan fabrikasi struktur chip yang dirancang untuk menghasilkan pola dengan ketelitian struktur yang lebih baik. Terhadap generasi EUV sebelumnya, teknologi ini menggunakan sistem optik dengan numerical aperture lebih besar. Pengembangan pada sistem litografi dapat mendukung penurunan ukuran fitur yang dibentuk melalui proses litografi. Melalui kemampuan tersebut, High NA EUV berperan sebagai teknologi penting untuk mengatasi sebagian tantangan pencetakan pola chip.
Pada rencana pengembangan teknologi DRAM, High NA EUV menjadi bagian dari pengembangan generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Pendekatan litografi tersebut berpotensi membantu pengembangan DRAM dengan struktur lebih rapat. Meski memiliki keunggulan teknis, penggunaan High NA EUV memerlukan biaya peralatan yang tinggi. Selain harga mesin, produsen chip wajib memperhitungkan produktivitas manufaktur, stabilitas proses pencetakan, dan integrasi terhadap proses fabrikasi. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Walaupun demikian, jadwal produksi massal High NA EUV untuk DRAM Micron masih belum memiliki tanggal resmi.
Tahapan Pengembangan Memori Micron untuk Komputasi Masa Depan
Melalui strategi manufaktur yang diumumkan, Micron memposisikan generasi 1γ atau 1-gamma sebagai teknologi produksi yang sedang digunakan. Teknologi 1-gamma telah memasuki produksi volume tinggi. Setelah generasi tersebut, Micron merencanakan node 1δ atau 1-delta yang dijadwalkan mengalami peningkatan produksi pada paruh kedua 2027. Micron menargetkan, generasi tersebut memberikan kenaikan kepadatan bit pada kisaran dua puluhan persen dibandingkan 1-gamma. Peningkatan tersebut dapat mendukung kapasitas memori lebih besar dalam ukuran manufaktur yang relatif serupa. Meskipun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan hasil produksi aktual.
Setelah generasi 1-delta, Micron mengembangkan node 1-epsilon dengan integrasi metode penggabungan wafer. Selanjutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang memanfaatkan penelitian material serta proses baru. Di luar pengembangan DRAM planar, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Arsitektur DRAM bertumpuk dapat menjadi alternatif untuk meningkatkan kapasitas melalui pengembangan struktur vertikal. Meski demikian, Micron masih belum memastikan waktu peluncuran 3D DRAM. Waktu penggunaan teknologi tersebut bergantung pada evaluasi biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Peluang Memori Generasi Berikutnya bagi Pusat Data dan Komputasi
Perkembangan DRAM generasi baru memiliki hubungan erat dengan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori berperan dalam memasok data kepada prosesor. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap kapasitas penyimpanan sementara yang besar terus meningkat. Karena itu, Micron memperluas penelitian produk memori seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Pengembangan produk tersebut menunjukkan arah inovasi yang tidak hanya berfokus pada kapasitas, tetapi juga mempertimbangkan konsumsi energi.
Inovasi yang menjadi perhatian adalah vHBM, yaitu konsep penempatan memori langsung pada bagian atas chip pemroses. Dibandingkan dengan susunan HBM tradisional, vHBM dirancang untuk mendekatkan memori dengan unit pemrosesan. Dalam rancangan tersebut, pendekatan ini berpotensi meningkatkan bandwidth. Namun demikian, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Micron juga mengembangkan vEIM yang dirancang untuk mendukung komputasi AI pada perangkat tepi. Sasaran generasi pertama vEIM menargetkan kemampuan transfer data sebesar 2 TB/s dengan konsumsi energi di bawah 1 pJ untuk setiap bit. Namun, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Strategi pengembangan Micron menunjukkan perubahan penting dalam persaingan teknologi manufaktur chip. Dengan menyiapkan penerapan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berencana melanjutkan miniaturisasi DRAM ketika pengembangan struktur konvensional menghadapi tantangan. Selain pendekatan tersebut, Micron juga mengembangkan teknologi memori vertikal serta memperluas portofolio produk untuk komputasi berperforma tinggi. Sekalipun sejumlah produk belum tersedia secara komersial, perkembangan tersebut menunjukkan potensi masa depan TEKNOLOGI memori yang semakin terintegrasi dengan prosesor. Bagaimana menurut Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap perkembangan perangkat kecerdasan buatan? Silakan bagikan pendapat Anda mengenai arah inovasi industri semikonduktor.
