Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV

Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.

Peta Jalan Micron untuk Meningkatkan Kemampuan Memori Semikonduktor

Perusahaan pengembang DRAM dan NAND memperkenalkan rencana teknologi memori generasi berikutnya melalui pemaparan peta jalan semikonduktor yang berlangsung pada 21 Oktober 2026. Dalam kegiatan tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron memaparkan pendekatan perusahaan dalam meningkatkan kepadatan bit. Perubahan strategis yang menjadi perhatian adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Melalui strategi alternatif, Micron berencana melanjutkan arsitektur 6F² dengan integrasi teknologi penyambungan wafer dan penelitian DRAM bertumpuk. Keputusan ini mencerminkan pertimbangan biaya manufaktur, kompleksitas produksi, dan kemampuan pengembangan jangka panjang.

Perkembangan tersebut muncul seiring meningkatnya kebutuhan memori untuk komputasi kecerdasan buatan. Dalam sistem komputer modern, DRAM menjadi komponen utama dalam menyediakan akses data berkecepatan tinggi. Seiring bertambahnya beban komputasi, produsen semikonduktor dituntut untuk menghadirkan chip yang menawarkan kapasitas memori semakin besar tanpa meningkatkan konsumsi energi secara berlebihan. Namun demikian, memperkecil ukuran transistor dan kapasitor memerlukan metode manufaktur yang semakin rumit. Karena alasan tersebut, Micron mengembangkan strategi manufaktur bertahap agar peningkatan kepadatan tetap memungkinkan.

Cara Kerja Wafer Bonding dalam Pengembangan Memori DRAM

Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu teknik penyambungan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Pada proses manufaktur DRAM, pendekatan ini berpotensi mendukung pemisahan beberapa fungsi rangkaian sebelum bagian-bagian tersebut disatukan. Metode tersebut berpotensi memberikan fleksibilitas desain yang semakin luas dibandingkan dengan rancangan chip yang sepenuhnya dibuat dalam satu bidang. Meskipun demikian, Micron belum mengungkap seluruh detail bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Dengan demikian, dampak langsung terhadap performa belum bisa dinyatakan secara definitif.

Perusahaan menyiapkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang menjadi penerus teknologi 1-delta. Node manufaktur tersebut termasuk dalam peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding dapat membantu mengoptimalkan penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Meski demikian, implementasinya harus memperhatikan ketepatan penyelarasan wafer, kualitas sambungan, dan hasil chip yang memenuhi standar. Kesalahan penyelarasan dapat memengaruhi fungsi sirkuit maupun kualitas hasil produksi. Oleh sebab itu, pengembangan wafer bonding memerlukan kemampuan fabrikasi presisi, tetapi juga optimalisasi biaya manufaktur.

Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil

Selain mengembangkan wafer bonding, Micron juga merencanakan pemanfaatan High NA EUV untuk generasi proses DRAM berikutnya. Litografi Extreme Ultraviolet dengan numerical aperture tinggi merupakan teknik litografi beresolusi tinggi yang dirancang untuk menghasilkan pola dengan tingkat detail lebih tinggi. Terhadap generasi EUV sebelumnya, teknologi ini menawarkan karakteristik resolusi optik yang lebih maju. Pengembangan pada sistem litografi berpotensi mengurangi ukuran fitur yang dicetak pada wafer. Dengan demikian, High NA EUV berperan sebagai teknologi penting untuk mengatasi sebagian tantangan pencetakan pola chip.

Dalam peta jalan Micron, High NA EUV termasuk dalam penelitian menuju generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Sistem pencetakan pola terbaru dapat memberikan kemampuan tambahan bagi pengembangan DRAM dengan struktur lebih rapat. Meski memiliki keunggulan teknis, adopsi sistem pencetakan beresolusi tinggi memerlukan biaya peralatan yang tinggi. Di luar kebutuhan investasi perangkat, produsen chip harus mempertimbangkan produktivitas manufaktur, pengendalian cacat pola, dan kompatibilitas dengan teknologi produksi yang digunakan. Sebagai bagian dari penelitian jangka panjang, Micron melakukan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Walaupun demikian, jadwal produksi massal High NA EUV untuk DRAM Micron belum diumumkan secara pasti.

Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi

Melalui strategi manufaktur yang diumumkan, Micron menempatkan generasi 1γ atau 1-gamma sebagai teknologi produksi yang sedang digunakan. Generasi proses ini berada pada tahap produksi massal. Untuk tahap pengembangan berikutnya, Micron menyiapkan node 1δ atau 1-delta yang direncanakan memasuki produksi volume tinggi pada paruh kedua 2027. Micron menargetkan, generasi tersebut menghasilkan peningkatan densitas bit sekitar seperempat dibandingkan 1-gamma. Kemajuan pada generasi berikutnya dapat mendukung kapasitas memori lebih besar dalam ukuran manufaktur yang relatif serupa. Meskipun demikian, realisasi keuntungan tersebut memerlukan keberhasilan proses pengembangan dan efisiensi manufaktur komersial.

Pada tahapan yang lebih maju, Micron menyiapkan proses 1ε dengan dukungan teknologi wafer bonding. Selanjutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang mengandalkan kombinasi teknologi litografi lanjutan. Di luar pengembangan DRAM planar, Micron juga mengembangkan pendekatan 3D DRAM melalui generasi 3D1 dan 3D2. Pendekatan integrasi memori vertikal bertujuan membuka kemungkinan meningkatkan kapasitas melalui penyusunan komponen dalam beberapa lapisan. Meski demikian, Micron belum menetapkan jadwal komersialisasi 3D DRAM. Tahapan komersialisasinya ditentukan melalui penilaian biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.

Peran Inovasi Micron dalam Pengembangan Memori Berkecepatan Tinggi

Kemajuan manufaktur semikonduktor menjadi bagian dari pengembangan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori berperan dalam memasok data kepada prosesor. Dengan berkembangnya beban kerja komputasi, kebutuhan terhadap bandwidth memori tinggi mengalami pertumbuhan signifikan. Karena itu, Micron memperluas penelitian produk memori seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Rencana teknologi memori tersebut mencerminkan perhatian perusahaan yang tidak hanya berfokus pada kapasitas, tetapi juga menyesuaikan performa dengan kebutuhan pemrosesan.

Salah satu konsep yang diperkenalkan adalah vHBM, yaitu teknologi integrasi memori dan prosesor dalam susunan vertikal. Berbeda dari HBM konvensional, vHBM bertujuan memperpendek jalur komunikasi. Secara konseptual, pendekatan ini dapat membantu mengurangi latensi. Walaupun menawarkan keuntungan, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Target awal vEIM menargetkan kemampuan transfer data sebesar 2 TB/s dengan target efisiensi energi lebih rendah dari 1 pJ/bit. Meski begitu, jadwal peluncuran komersial teknologi tersebut masih belum diumumkan.

Arah Pengembangan Semikonduktor Setelah Inovasi Terbaru Micron

Rencana inovasi memori yang diperkenalkan Micron memperlihatkan arah pengembangan baru dalam pengembangan memori komputer. Dengan menyiapkan penerapan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berupaya mempertahankan peningkatan kepadatan ketika batas fisik semakin terasa. Selain pendekatan tersebut, Micron juga mempersiapkan arsitektur 3D DRAM serta memperluas portofolio produk untuk berbagai kebutuhan pemrosesan modern. Walaupun sebagian teknologi masih dalam tahap penelitian, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Apa pandangan Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap perkembangan perangkat kecerdasan buatan? Bagikan pemikiran Anda mengenai arah inovasi industri semikonduktor.